单片机基础知识点总结 第1篇

MCS-51单片机是标准数字电路芯片，其输入输出引脚电平符合TTL电平规则（高电平逻辑3-5V，低电平逻辑0-1V)，该电平标准有效传输距离较短(15米以内)，不适于远距离通信信号传输。

为了提高串行通信可靠性，增大通信距离，人们定义了各种新的通信电平标准。后经美国电子工业协会(EIA)指定标准规范化，形成RS422，RS232，RS485三种异步串行通信电平标准和硬件接口协议。

RS232接口标准是一种用于短距离或带调制解调器（Modem）的串行通信接口标准，1970年由美国电子工业协会(EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的。

MCS-51单片机串行口主要由发送数据寄存器、发送控制器、输出控制门、接收数据寄存器、接收控制器、输入移位寄存器等组成

SM0、 SM1：串行口工作方式选择位。

SM2：多机通信控制位。 REN：允许接收控制位。 TB8：发送的第9位数据 RB8：接收的第9位数据。 TI：发送中断标志位。 RI：接收中断标志位。

当SMOD位为1，则串行口方式1、方式2、方式3的波特率加倍。

方式o通常用来外接移位寄存器，用作扩展I/O口。方式0工作时波特率固定为： f o s c / 12 f_{osc} /12 fosc​/12。工作时，串行数据通过RXD输入和输出，同步时钟通过TXD输出。

在TI=0时，当CPU执行一条向SBUF写数据的指令时，启动发送过程。从RXD依次发送出去，同步时钟从TXD送出。8位数据发送完后，发送中断标志TI置位，并向CPU申请中断。

在RI=0的条件下，将REN置 “1”就启动一次接收过程。

在移位脉冲的控制下，RXD上的串行数据依次移入移位寄存器。当8位数据全部移入移位寄存器后，8位数据送入接收数据缓冲器SBUF中，同时，接收中断标志RI置位，向CPU申请中断。

单片机基础知识点总结 第2篇

为了方便用户，C51编译器把S1单片机的常用的特殊功能寄存器和特殊位进行了定义，放在一个“regsl。h”或 “regs2。b”的头文件中，用户使用时，只须用预处理命令#include 把这个头文件包含到程序中即可。

在c51中，允许用户通过位类型符定义位变量。位类型符有两个：bit和sbit，它们在内存中都只占一个二进制位。

bit位类型符用于定义一般的可位处理位变量。它的格式如下：bit 位变量名；

单片机基础知识点总结 第3篇

MCS-51单片机的串行口在方式0时，当外接一个串入并出的移位寄存器，就可以扩展并行输出口，当外接一个并入串出的移位寄存器时，就可以扩展并行输入口。

用8051单片机的串行口外接串入并出芯片CD4094扩展并行输出口控制一组发光二极管，从左至右延时轮流显示。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-qwXo8szS-1651387445841)(%E5%9B%BE/)]

4094是一块8位的串入并出的芯片，共16个引脚：

4094的工作过程一般如下：

方式1为8位异步通信方式，在方式1下，一帧信息为10位：1位起始位（0），8位数据位（低位在前）和1位停止位(1）。

在TI=0时，向SBUF写数据，启动发送过程。数据由TXD引1脚送出，在发送时钟的作用下，先通过TXD端送出数据，当一帧数据发送完毕后，由硬件使发送中断标志TI置位。

当允许接收控制位REN被置1，启动接收控制器开始接收数据。在接收移位脉冲的控制下依次把所接收的数据移入移位寄存器，当8位数据及停止位全部移入后，进行响应操作。

TXD发送数据端，RXD为接收数据端。波特率可变，由定时/计数器T1的溢出率和电源控制寄存器PCON中的SMOD位决定。

波 特 率 = 2 S M O D ∗ ( T 1 的 溢 出 率 ) / 32 波特率=2SMOD * (T1的溢出率)/32 波特率=2SMOD∗(T1的溢出率)/32 T 1 的 溢 出 率 = 波 特 率 × 32 / 2 S M O D T1的溢出率=波特率×32/2^{SMOD} T1的溢出率=波特率×32/2SMOD

而T1工作于方式2的溢出率可表示为：

T 1 的 溢 出 率 = f o s c / ( 12 × （ 256 − 初 值 ） T1的溢出率=fosc/(12×（256-初值） T1的溢出率=fosc/(12×（256−初值）

所以：

T 1 的 初 值 = 256 − f o s c ∗ 2 S M O D / ( 12 ∗ 波 特 率 ∗ 32 ) T1的初值=256 - fosc * 2^{SMOD} /(12*波特率*32) T1的初值=256−fosc∗2SMOD/(12∗波特率∗32)

Fosc = 12MHz(12000000Hz）波特率=9600bps SMOD =0 T1的初值= Fosc = (11059200Hz） 波特率-9600bps SMOD =0 T1的初值=253

设计双机通信系统。要求：甲机P1口开关的状态通过串行口发送到乙机，乙机接收到后通过P2口的发光二极管显示。

甲、乙两机都选择方式1：8位异步通信方式，波特率为1200bps，甲机发送，乙机接收，因此甲机的串口控制字为40H，乙机的串口控制字为50H。

由于选择的是方式1，波特率由定时/计数器T1的溢出率和电源控制寄存器PCON中的SMOD位决定。则须对定时/计数器T1初始化。

设SMOD=0，甲、乙两机的振荡频率为12MHZ，由于波特率为1200。定时/计数器T1选择为

方式2，则初值为：

初 值 = 256 − f o s c ∗ 2 S M O D / ( 12 ∗ 波 特 率 ∗ 32 ) = 256 − 12000000 / ( 12 ∗ 1200 ∗ 32 ) = 230 = E 6 H 初值=256 - fosc *2^{SMOD} /(12 *波特率*32) =256-12000000/(12 *1200*32)=230=E6H 初值=256−fosc∗2SMOD/(12∗波特率∗32)=256−12000000/(12∗1200∗32)=230=E6H 根据要求定时/计数器T1的方式控制字为20H。

单片机基础知识点总结 第4篇

如果定时时间大于65536us，这时用一个定时/计数器直接处理不能实现，这时可用两个定时/计数器共同处理或一个定时/计数器配合软件计数方式处理。

【例7-3】设系统时钟频率为12MHZ，编程实现从输出周期为1s的方波。

由于定时时间较长，一个定时/计数器不能直接实现，可用定时/计数器T0产生周 期性为10ms的定时，然后用一个寄存器R2对10ms计数50次或用定时/计数器T1对10ms计数50次实现。

系统时钟为12MHZ，定时/计数器TO定时10ms，计数值N为10000，只能选方式1，方式控制字为00000001B(01H)，初值x：

X=65536-10000 =55536 =1101 1000 1111 0000B

则TH0=1101 1000B=D8H TL0=1111 0000B=F0H

单片机基础知识点总结 第5篇

在门框两侧安装对射式光电传感器，当顾客进出时，其身体遮挡了光源发出红外光，传感器输出的高低电平，单片机检测到电平变化，进而播放不同的提示音。

在电平触发方式时，CPU在每个机器周期采样，若引脚为低电平，则IE0(E1)置1，向CPU请求中断；CPU响应后能够由硬件自动将IE0(或IE1清零。

在边沿触发方式时，若第一个机器周期采样到引脚为高电平，第二个机器周期采样为低电平时，由IE0(或IE1）置1，向CPU请求中断。

当定时/计数器T0(或T1)溢出时，由硬件置TF0(或TF1)为“1”，向CPU发送中断请求，当CPU响应中断后，将由硬件自动清除TF0(或TF1)。

Mcs-51的串行口中断源对应两个中断标志位：串行口发送中断标志位T1和串行口接收中断标志位RI。无论哪个标志位置“1”，都请求串行口中断，到底是发送中断TI还是接收中断RI，只有在中断服务程序中通过指令查询来判断。

只针对52系列单片机，当定时/计数器T2溢出时，向CPU发送中断请求。

MCS-51单片机中没有专门的开中断和关中断指令，对各个中断源的允许和屏蔽是由内部的中断允许寄存器IE的各位来控制的。

EA(Enable ALL)：中断允许总控位。 ET2， ET1，ETO：定时器/计数器T2，T1，TO的溢出中断允许位。 ES：串行口中断允许位。 EX1，EXO： 外部中断 INT1，INTO 的中断允许位。

单片机基础知识点总结 第6篇

各中断服务程序的入口地址

中断响应时间是指CPU检测到中断请求信号到转入中断服务程序入口所需要的机器周期。51单片机响应中断的最短时间为3个机器周期。

所谓最小系统，是指可独立工作的单片机，所需要的最小配置电路。MCS-51单片机根据片内有无程序存储器最小系统分两种情况。

8051/8751片内有4kB的ROM/EPROM，只需要外接晶体振荡器和复位电路就可构成最小系统。如图所示。

该最小系统的特点: 由于片外没有扩展存储器和外设，PO、P1、P2、P3都可以作为用户I/O口使用。

8031最小应用系统 8031片内无程序存储器片，在构成最小应用系统不仅要外接晶体振荡器和复位电路，还应外扩展程序存储器。

单片机外部总线扩展的基本思路

片外程序存储器可扩展64kB，地址：0000H~FFFFH。 片外数据存储器可扩展64kB，地址：0000H~FFFFE。

不论何种存储器芯片，其引脚都呈三总线结构，与单片机连接都是三总线对接。

控制线

数据线：存储器芯片的数据线与单片机的数据总线 (PO。0~PO。7)按由低位到高位的顺序相接。

地址线：存储器芯片的地址线的数目由芯片的容量决定。 容量(Q)与地址线数目(ND)满足关系式： Q = 2 N Q=2^N Q=2N。

芯片选择引脚：每一个连接在公共总线上的芯片都有片选输入引脚(CS，一般为低电平有效)，用于供CPU选择某个时刻使能该芯片被选中，占用总线。而当片选引脚电平无效时，芯片不被选中，芯片与总线连接引脚呈高阻隔离状态。

部分译码：存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位地址线仅用一部分参加译码，包括某根线直接接片选端(线选法)。